[더구루=길소연 기자] 세계 최대 반도체 파운드리(위탁생산) 기업 TSMC가 인공지능(AI) 시대의 데이터 병목과 전력 소모 문제를 해결하기 위해 실리콘 포토닉스(Silicon Photonics)와 첨단 패키징 기술 개발을 가속화한다. AI 및 고성능 컴퓨팅(HPC) 칩셋의 물리적 대역폭 한계와 막대한 전력 소모를 돌파할 게임체인저로 꼽히는 실리콘 포토닉스 기반 공동 패키지 광학(CPO) 플랫폼으로 생태계 병목 현상 해결을 주도한다.

2일 대만 영자 일간지 타이페이 타임즈(Taipei Times)에 따르면 TSMC는 지난달 31일(현지시간) 대만 타이베이에서 열린 '세미콘 타이완 2026(SEMICON Taiwan 2026)'의 SEMI 포럼에서 실리콘 포토닉스 기술 상용화 및 사업 확대 계획을 발표했다.

세미콘 타이완은 아시아 최대 반도체 전시회다. 오는 2일부터 4일까지 타이베이 난강전람관(TaiNEX) 1·2관에서 본 전시가 진행되며, 국제 반도체 주간을 맞아 지난달 31일부터 전문 포럼이 선제적으로 시작됐다.

이번 포럼에서는 AI 멀티모달 기술 폭증으로 인한 '데이터 이동 병목 현상'을 해결하기 위해 구리 배선 대신 '빛의 길'을 이용하는 실리콘 포토닉스와 광학 부품 패키징(CPO) 기술이 가장 큰 화두로 다뤄졌다.

실리콘 포토닉스는 전기 신호 대신 빛(광자)을 이용해 데이터를 빠르게 주고받는 반도체 기술이고, CPO는 반도체와 광통신 부품을 하나의 패키지에 통합하는 기술이다. 두 기술 모두 데이터센터의 통신 속도를 높이고 전력 소모를 줄일 수 있다.

TSMC는 독자적으로 개발한 광전(光電) 통합 패키징 플랫폼 'COUPE'을 개발해 대규모 데이터 이동이 필요한 AI 연산에서 발열과 속도 저하 문제를 해결하고자 한다.

기존 실리콘 포토닉스는 전기 칩 옆에 빛(광) 칩을 수평으로 나란히 배치한 반면, COUPE는 TSMC의 하이브리드 본딩 기술(SoIC-X)을 활용해 전기 칩(EIC)을 빛 칩(PIC) 위에 수직(3D)으로 직접 쌓아 올린다. 이렇게 하면 신호가 이동하는 물리적 거리가 극도로 짧아져 데이터 전송 속도는 획기적으로 빨라지고, 전력 소모량은 구리 배선 대비 급격히 감소한다.

K.C. 쉬(徐國晉) TSMC 첨단 패키징 기술 개발 담당 부사장은 "실리콘 포토닉스가 내년에 AI 성장에 주도적인 역할을 수행하며 CPO 기술을 실현할 것"이라며 "수년간 CPO의 신뢰성에 대한 비판이 있었지만, 실제 데이터와 시장 검증을 통해 이러한 의구심이 완전히 해소되고 있다"고 말했다.

독보적인 파운드리 및 첨단 패키징 인프라를 바탕으로 실리콘 포토닉스 시장을 선도하고 있는 TSMC는 상용화를 위해 실리콘 포토닉스 기반 광학 패키징 플랫폼인 'COUPE'과 이를 기판 위에 구현한 CPO 솔루션을 올 하반기부터 양산할 계획이다. 이는 실리콘 포토닉스가 개념 증명 단계에서 상업화로 공식 전환되었음을 의미한다. 

TSMC는 대규모 생산을 위해 CPO 패키징 생산라인도 구축했다. 엔비디아와 브로드컴의 요청으로 이뤄진 생산라인을 설립해 실리콘 포토닉스 기반 패키징 생산에 착수한다. TSMC는 일찍부터 엔비디아와 손잡고 실리콘 포토닉스 기반 첨단 패키징 기술 개발을 적극 추진해왔다. <본보 2025년 3월 4일자 참고 : TSMC, AI칩 발열 잡는 '실리콘 포토닉스' 생산라인 6월 완공>

K.C. 쉬 부사장은 광 트랜시버의 기반 구조가 실리콘 포토닉스로 완전히 전환됐으며, 2027년까지 실리콘 포토닉스의 시장 점유율이 50%를 넘어설 것으로 전망했다. 성능과 전력 효율성의 한계를 극복하기 위해 2027년까지 실리콘 포토닉스 기술이 광 트랜시버 시장 점유율의 50% 이상을 차지하며 핵심 플랫폼으로 자리 잡을 것이라는 예측이다.

TSMC는 시장 주도권을 잡기 위해 첨단 패키징인 CoWoS와 3D 칩 적층 기술인 SoIC에 COUPE 기술 기반의 첨단 패키징 통합으로 올 초 월 500장 수준이던 광집적회로(PIC) 웨이퍼 생산 능력을 2028년까지 월 2만 5000장 규모로 빠르게 확대하고, 2029년까지 AI 시스템의 시스템 컴퓨팅 성능을 2024년 대비 50배 증가시킨다는 전략이다.

한편, 삼성전자와 SK하이닉스 등 국내 반도체 기업들도 CPO를 구현해 고대역폭 메모리(HBM) 및 AI 가속기 시장의 주도권을 잡겠다는 로드맵을 제시했다. 

삼성전자는 파운드리, 메모리(HBM), 첨단 패키징(AVP) 사업부를 모두 보유한 강점을 살려 2027년 상용화를 목표로 고성능·저전력 'CPO 통합 솔루션'을 개발 중이며, 휨 현상이 적고 미세 배선 구현에 유리한 유리 기판(Glass Core Substrate)을 양산해 CPO 구현을 뒷받침할 계획이다. 

SK하이닉스는 단순히 개별 칩이나 HBM의 성능 개선을 넘어, 서버 랙(Rack)과 시스템 전체를 광 연결로 아우르는 차세대 AI 인프라 청사진을 제시하며 주도권 확보에 속도를 내고 있다. SK하이닉스는 MIT, 버지니아대 등 글로벌 연구진과 공동으로 차세대 빛 기반 연결 기술인 CPO 글로벌 로드맵을 수립하고, 이를 국제 권위 학술지 *'네이처 일렉트로닉스(Nature Electronics)'*에 게재하기도 했다.