마벨, '차세대 XPU 성능·전력 효율↑' 2나노 공정 D2D 인터페이스 IP 공개

AI·데이터센터용 칩 설계 지원
64Gbps D2D 인터페이스…2·3나노 공정 대응

2025.08.28 16:08:02
스팸방지
0 / 300