[더구루=오소영 기자] 미국 파운드리 설계자산(IP) 업체 '아날로그 비츠(Analog Bits)'가 대만 TSMC와 협력을 강화한다. TSMC의 북미 기술 심포지엄에 참가해 4·5나노미터(㎚·10억분의 1m)에 이어 3나노에서도 자체 설계자산(IP)을 검증했다. TSMC의 파운드리 생태계 확장의 핵심 파트너사로 거듭난다. 26일 아날로그 비츠에 따르면 이 회사는 지난 24일(현지시간) 미국 샌타클래라에서 열린 'TSMC 북미 기술 심포지엄'에서 TSMC와 협력 현황을 공유했다. TSMC의 3나노 파생 공정인 'N3P'에서 △LDO(Low Drop Out) IP △임베디드 클럭 LC PLL △전원 공급 강하 감지기(Power supply droop detectors) 등을 시연했다. 아날로그 비츠가 이번에 선보이는 솔루션은 소비전력 관리에 중점을 뒀다. 코어 개수가 많을수록 여러 작업을 동시에 수행하는 데 유리해 멀티코어 제품의 선호도는 높아지고 있다. 멀티코어 시스템온칩(SoC)가 널리 쓰이며 성능 개선뿐만 아니라 전력 효율성을 강화하려는 니즈도 커졌다. 이를 고려해 전력 공급을 실시간 모니터링하고 분배를 최적화할 수 있도록 했다는 게 회사 측의 설명이다.
[더구루=오소영 기자] 국내 반도체 설계 솔루션 회사 '세미파이브'가 두 번째 고성능컴퓨팅(HPC) 통합칩셋(SoC) 플랫폼을 개발했다. 삼성 파운드리의 5나노미터(㎚·1㎚는 10억분의 1m) 공정에서 검증하고, 리벨리온(Rebellions)의 인공지능(AI) 반도체 설계를 지원했다. 세미파이브는 지난 26일(현지시간) AI 반도체 회사 리벨리온과 HPC SoC 플랫폼을 상용화했다고 밝혔다. 이 플랫폼은 하이퍼스케일 규모 데이터센터와 고성능 AI 가속기, 클라우드 서버, 스토리지 프로세서 등을 위한 맞춤형 칩 설계를 지원한다. 개발 비용과 출시 기간을 절약토록 한다. 4채널 GDDR6와 PCIe(고속 입출력 인터페이스) 5세대 16레인으로 구성된 고성능 인터리브 메모리 시스템을 포함한다. 삼성전자의 5나노 핀펫(FinFET) 공정에 최적화됐다. 세미파이브는 신규 플랫폼을 활용해 리벨리온의 '아톰(ATOM)' 칩 설계를 도았다. 업계 최고인 아톰의 추론 성능과 속도를 검증할 수 있게 했다. 아톰은 단어·문장 속 관계를 추적해 맥락과 의미를 학습하는 트랜스포머 계열 자연어 처리기술을 지원하는 AI 반도체다. 벤치마크 대회인 'MLPerf(머신러닝 퍼포먼스)'에서
[더구루=정예린 기자] 국내 반도체 디자인 솔루션 회사 '세미파이브'가 인수한 파운드리 설계자산(IP) 업체 '아날로그 비츠(Analog Bits)'가 대만 TSMC와의 동맹을 강화한다. TSMC의 초미세공정까지 IP를 최적화, 선제적인 파운드리 생태계 구축을 돕는다. 26일 아날로그 비츠에 따르면 회사는 이날 미국 캘리포니아주 산타클라라 컨벤션 센터에서 열리는 'TSMC 2022 북미 오픈 이노베이션 플랫폼 에코시스템 포럼(Open Innovation Platform Ecosystem Forum)'에 참가해 TSMC 4·5나노미터(nm) 공정 기반 IP를 시연한다. 아날로그 비츠는 코어 전압 구동 PLL(위상 고정 루프)와 PVT(공정·전압·온도) 센서에 대한 데이터를 선보일 예정이다. 해당 설계는 아날로그 비츠가 개발해 특허를 확보한 기술로, 외부 전원 공급 장치 없이도 고객사가 원하는대로 칩 내부를 설계할 수 있도록 돕는다. 이를 통해 전력을 최적화해 성능을 높이는 한편 비용을 절감할 수 있다는 게 회사측 설명이다. 3나노 공정 설계도 개발을 마쳤다. 다만 아직 예비 설계 키트에만 사용할 수 있는 등 상용 단계는 아닌 만큼 이번 행사에서는 4·5나노 공
[더구루=오소영 기자] 삼성전자가 국내 반도체 디자인 솔루션 회사 세미파이브의 고성능컴퓨팅(HPC)용 칩 설계 플랫폼을 자체 5나노미터(㎚·1㎚는 10억분의 1m) 공정에 최적화했다. 세미파이브와 협력을 강화해 파운드리 사업 경쟁력을 끌어올린다. 세미파이브는 HPC용 시스템온칩(SoC) 플랫폼을 삼성전자의 5나노 핀펫(FinFET) 공정에서 검증했다고 3일(현지시간) 밝혔다. 이 플랫폼은 고급 인공지능(AI)과 하이퍼스케일 데이터센터, 클라우드 서버, 스토리지용 맞춤형 칩 개발에 쓰인다. PCIe Gen5 인터페이스 기반 또는 GDDR(Graphics Double Data Rate)6 칩을 빠르고 간편하게 설계할 수 있다. 세미파이브는 삼성전자와 협업해 5나노 핀펫 공정 기반 AI칩의 테이프아웃에 성공했다. 테이프아웃은 반도체 설계를 완료해 생산 단계로 넘어갈 수 있게 됐다는 뜻이다. 세미파이브는 팹리스 업체가 만든 반도체 설계도면을 제조용 설계도면으로 바꾸는 디자인하우스다. 2019년 메사추세츠공학대학(MIT) 공학 박사 출신 조명현 대표와 사이파이브 창립 멤버 등이 설립했다. 작년 말 삼성전자의 디자인솔루션 파트너사(DSP)인 하나텍을 인수하고 국내 최대
[더구루=홍성일 기자] 핀란드 연구진이 양자컴퓨터의 핵심인 큐비트(qubit)를 안정적으로 더 오래 유지하는데 성공했다. 연구팀은 향후 수백, 수천개 큐비트를 안정적으로 유지할 수 있는 기술을 개발, 양자컴퓨터 상용화에 다가선다는 목표다. [유료기사코드] 29일 업계에 따르면 핀란드 알토대학교 연구팀은 트랜스몬(transmon) 큐비트의 결맞음 시간(coherence time) 1.02밀리초(ms)를 기록했다. 알토대 연구팀의 기록은 기존 최고 기록(0.6ms)보다 2배 가까이 늘어난 결과다. 트랜스몬 큐비트는 기존 반도체 제조 기술을 활용해 만든 초전도 회로를 말한다. 이번 연구 결과는 국제 학술지인 네이처 커뮤니케이션즈 7월호에 게재됐다. 알토대 연구팀은 그동안 큐비트의 결맞은 시간을 더욱 장시간 유지하는데 집중해왔다. 결맞음 시간은 양자컴퓨터의 연산 단위인 큐비트가 양자 상태를 유지하며 계산을 수행할 수 있는 시간으로, 결맞음 시간이 길수록 양자 연산 오류 발생 가능성이 줄어들 뿐 아니라 더 많은 큐비트를 사용할 수도 있다. 연구팀은 큐비트의 양자중첩 상태가 붕괴되는 '결어긋남(decoherence)' 현상을 방지하기 위해 통제된 클린룸에서 큐비트를 구
[더구루=오소영 기자] 미국 원자력규제위원회(NRC)가 현지 소형 원전 스타트업인 라스트에너지(Last Energy)와 합의 절차에 돌입했다. 소형모듈원자로(SMR) 인허가 권한 일부를 주정부에 이관하고 관련 절차를 간소화할 것으로 전망된다. NRC의 규제 권한이 약화될 경우, 차세대 원전인 SMR 시장에 상당한 파장이 전망된다. [유료기사코드] 29일 E&E뉴스 등 외신에 따르면 전 NRC 고위 관계자는 "NRC와 라스트에너지가 주정부에 SMR 사업에 대한 허가 권한을 일부 넘기는 방식으로 합의할 수 있다"고 전했다. 양측은 미국 텍사스동부지방법원에서 SMR 규제 문제를 다퉈왔다. 원고인 라스트에너지, 미 유타·텍사스 주정부는 1956년에 제정된 'AEC(NRC의 전신) 규정'을 문제 삼았다. 해당 규정은 모든 민간 상업용 원전이 규모와 상관없이 무조건 인허가를 받아야 한다는 내용을 담고 있다. 원고 측은 NRC의 규정이 자국 원자력법의 취지를 무시한 것이라고 지적했다. 원자력법에 따라 △국가 안보에 중대한 위협을 미칠 정도록 많은 핵물질을 사용하거나 △공공의 건강과 안전에 영향을 주는 방식으로 운영되는 상업용 원전만 NRC의 인허가 대상이라는 주장